パケットプロトコル専用回路設計ツール、PP-Fixer


PP-Fixer(ピーツーフィクサー)はパケット処理に特化した高位合成ツールです。
C 言語で回路化したいパケット処理を記述すると、同回路のVerilog-RTL を出力します。


これまで市場にはパケット処理に向けた専用高位合成ツールはいくつか存在しましたが、これらにはいくつかの課題がありました。例えば、ツール専用言語(グラフィカル入力も含めて)でプロトコルを記述する必要があり、習得に多くの時間がかかりました。また、
これらのツールの多くはミドルウエアやソフトウエア向けのプロトコル処理が主でハードウェアへの対応は"おまけ"の機能として提供されている場合があり、合成されたRTL コードの品質は低く、あまり実用的とは言えませんでした。
当社では今後もネットワーク機器やコンピュータ機器におけるシリアル通信が広まり、パケット処理のハードウエア化の要求がますます高まることを見込んでハードウエア設計で実際に役立つ高位合成ツール、PP-Fixer を開発しました。PP-Fixer はツールの習得、他のツールとの親和性、そしてデザインの流通性を考慮し、汎用の高位合成ツールでも使われるC 言語でのパケット処理(機能)記述をサポートしました。

以下にこの記述の特徴を挙げます。

・パケット処理を記述するためのいくつかのAPI ライブラリを用意しました。
・並列動作等の情報はコメント(ディレクティブ)として記述できます。
・サイクル精度を推測できるようなコーディングルールをサポートしました。
・ビットレベルの記述をサポートするAPI を使用できます。

このような記述からアンタイムドな動作は一般のC コンパイラで検証できます。また出力は論理レベルに近い最適化されたRTL のVerilog コードで、パケット処理の制御回路はFSM(finite state machine)として出力されます。


尚、本ツール専用のサイクル精度のシミュレータは2013 年4 月にリリース予定です.
  
  
  
  
DA
礎